新華社最新消息，我國(guó)S先搭建了國(guó)際S個(gè)通信與智能融合的6G外場(chǎng)試驗(yàn)網(wǎng)，實(shí)現(xiàn)了6G主要場(chǎng)景下通信性能的全面提升?；?G場(chǎng)景對(duì)時(shí)鐘信號(hào)的高要求，賽思設(shè)計(jì)了一種開(kāi)環(huán)結(jié)構(gòu)的小數(shù)分頻鎖相環(huán)量化噪聲校準(zhǔn)技術(shù)，并自研了高性能SOC時(shí)鐘芯片產(chǎn)品。

6G照進(jìn)現(xiàn)實(shí)，對(duì)時(shí)鐘信號(hào)有更高要求

相較于5G，6G不僅能夠達(dá)到更高速率、更低時(shí)延、更廣的連接密度，還能實(shí)現(xiàn)通信與人工智能、智能感知的深度融合。這也意味著“快"只是6G通信技術(shù)中的一個(gè)基礎(chǔ)體現(xiàn)，協(xié)同感知的智能管理才是其創(chuàng)新點(diǎn)。

從5G到6G，通信基站從僅支持通信信號(hào)的發(fā)送和接受升級(jí)至同時(shí)支持通信和感知，這便要求應(yīng)用于通信系統(tǒng)的片上系統(tǒng)SOC擁有多種不同頻率、不同性能的時(shí)鐘信號(hào)，以支持復(fù)雜的信號(hào)處理、高速數(shù)據(jù)處理、高質(zhì)量通信和智能感知管理需求。同時(shí)，還需最大限度地降低時(shí)鐘抖動(dòng)可能對(duì)誤碼率、通信鏈路的穩(wěn)定可靠性等產(chǎn)生的影響。

傳統(tǒng)的SOC模擬鎖相環(huán)面積大且僅有一路輸出信號(hào)，盡管數(shù)字型小數(shù)鎖相環(huán)可以克服面積、功耗等問(wèn)題，但是時(shí)間數(shù)字轉(zhuǎn)換器Time-to-Digital Converter（TDC）、分?jǐn)?shù)分頻器量化噪聲、數(shù)字控制振蕩器Digital Controlled Oscillator（DCO）的相位噪聲之間的折中無(wú)法避免，且極大地影響著輸出的時(shí)鐘抖動(dòng)。

因此如何在SOC上提供多個(gè)鎖相環(huán)時(shí)鐘信號(hào)，同時(shí)降低面積、功耗和時(shí)鐘抖動(dòng)成業(yè)界關(guān)切的重點(diǎn)?；诖?，賽思設(shè)計(jì)了一種開(kāi)環(huán)結(jié)構(gòu)的小數(shù)分頻鎖相環(huán)量化噪聲校準(zhǔn)技術(shù)，并研制了可應(yīng)用于6G通信技術(shù)的高性能SOC時(shí)鐘芯片。

一種開(kāi)環(huán)結(jié)構(gòu)的小數(shù)分頻鎖相環(huán)量化噪聲校準(zhǔn)技術(shù)

一種開(kāi)環(huán)結(jié)構(gòu)的小數(shù)分頻鎖相環(huán)量化噪聲校準(zhǔn)技術(shù)是為了滿足5G/6G高速數(shù)據(jù)通信系統(tǒng)中，片上系統(tǒng)SOC對(duì)時(shí)鐘信號(hào)的高要求而設(shè)計(jì)的。

該設(shè)計(jì)的的四大亮點(diǎn)：

1、消除量化噪聲，降低時(shí)鐘抖動(dòng)。在互補(bǔ)DTC校準(zhǔn)技術(shù)的基礎(chǔ)上，提出了量化噪聲校準(zhǔn)技術(shù)，消除量化噪聲，同時(shí)可以進(jìn)一步提高FOD時(shí)鐘輸出的整體噪聲性能；

2、降低面積、功耗。本技術(shù)減少了DTC在數(shù)字控制字為0時(shí)候的補(bǔ)償電路，減少了DTC數(shù)量，進(jìn)而降低功耗和面積；

3、避免了頻率雜散抽取、鎖相環(huán)濾波等校準(zhǔn)技術(shù)帶來(lái)的電路復(fù)雜度；

4、全后臺(tái)校準(zhǔn)，相對(duì)原來(lái)的前臺(tái)校準(zhǔn)+后臺(tái)校準(zhǔn)，提出的全后臺(tái)校準(zhǔn)技術(shù)對(duì)工藝電壓溫度Process Voltage Temperature（PVT）變化不敏感。

技術(shù)詳解：

為了提升系統(tǒng)相位噪聲性能，在壓低帶外噪聲的情況下，本技術(shù)提出采用小帶寬的設(shè)計(jì)，壓縮帶內(nèi)噪聲對(duì)系統(tǒng)的貢獻(xiàn)，例如圖1中帶寬從w3-->w1。在振蕩器為主的帶外噪聲一定且比較高的情況下，為了提升相位噪聲性能，應(yīng)該在壓低帶內(nèi)噪聲的情況下，采用寬帶寬的設(shè)計(jì)，降低帶外噪聲對(duì)系統(tǒng)相位噪聲的貢獻(xiàn)，例如圖1中帶寬從w2-->w4。

在閉環(huán)量化噪聲抵消的分?jǐn)?shù)型數(shù)字鎖相環(huán)中，通過(guò)將TDC的輸出e[k]與DSM的輸出u[k]進(jìn)行相關(guān)處理產(chǎn)生比例因子，然后u[k]與比例因子相乘后的結(jié)果反饋并且與TDC輸出做差產(chǎn)生新的e[k]，這樣消除量化噪聲，從而可以提高帶內(nèi)噪聲性能，進(jìn)而采用大帶寬設(shè)計(jì)，得到優(yōu)異的系統(tǒng)噪聲性能。

本技術(shù)通過(guò)將Bang-Bang Phase Detector（BBPD）的輸出e[k]與DSM的輸出eq[k]進(jìn)行相關(guān)處理產(chǎn)生比例因子，然后eq[k]與比例因子相乘后的結(jié)果反饋并且與BBPD輸出做差產(chǎn)生新的e[k]。

賽思作為為5G通信提供時(shí)頻同步解決方案的國(guó)家專精特新“小巨人"企業(yè)，也是國(guó)內(nèi)三大移動(dòng)通信運(yùn)營(yíng)商中國(guó)移動(dòng)、中國(guó)電信、中國(guó)聯(lián)通5G同步網(wǎng)設(shè)備的核心供應(yīng)商，基于5G規(guī)模商業(yè)化及6G預(yù)研實(shí)踐需要，研制了高性能SOC時(shí)鐘芯片。

賽思高性能SOC時(shí)鐘芯片是基于自研的全數(shù)字鎖相環(huán) ADPLL 技術(shù)，攻克了時(shí)間頻率處理功能微型化、時(shí)鐘抖動(dòng)抑制、高精度時(shí)間誤差檢測(cè)等重難點(diǎn)問(wèn)題，突破了全數(shù)字鎖相環(huán)、時(shí)間誤差檢測(cè)、時(shí)鐘同步算法、高頻時(shí)鐘分頻和驅(qū)動(dòng)等關(guān)鍵技術(shù)瓶頸，將整個(gè)時(shí)鐘同步板卡的性能集成于一身，最終以SOC芯片的形態(tài)運(yùn)用于時(shí)鐘授時(shí)、時(shí)頻傳輸鏈路和用時(shí)設(shè)備中，芯片體積較傳統(tǒng)時(shí)鐘時(shí)間同步處理模塊減小90%。

同時(shí)產(chǎn)品具備時(shí)鐘輸出抖動(dòng)優(yōu)于200飛秒的輸出特性（國(guó)際競(jìng)品250飛秒），并于2023年當(dāng)選央視專精特新·制造強(qiáng)國(guó)「年度絕活」案例，目前已在5G/6G移動(dòng)通信、軌道交通、金融證券等有高精度時(shí)頻同步需求的場(chǎng)景得到廣泛應(yīng)用。

步履不停，進(jìn)步不止。作為時(shí)頻領(lǐng)域的B桿，未來(lái)，賽思將繼續(xù)在時(shí)頻細(xì)分領(lǐng)域攻堅(jiān)克難，用技術(shù)創(chuàng)新升級(jí)讓時(shí)頻技術(shù)始終走在前沿，不斷夯實(shí)自身科技硬實(shí)力，助力我國(guó)6G愿景實(shí)現(xiàn)。